# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-290150

(43) Date of publication of application: 14.10.1992

(51)Int.CI.

G06F 13/38 H04L 12/40

(21)Application number : **03-337906** 

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>

(22) Date of filing:

28.11.1991

(72)Inventor:

**BISCHOFF GARY** 

**MILOT PAUL J SEGRE MARC** 

SPENCER JEFFREY S WILSON LESLIE R

(30)Priority

Priority number : **90 621128** 

Priority date : **30.11.1990** 


Priority country: US

# (54) DEVICE FOR CONTROLLING FIFO BUFFER AND METHOD THEREFOR AND DEVICE FOR CONTROLLING DATA TRANSFER

# (57)Abstract:

PURPOSE: To provide an FIFO buffer in which data can transferred to two ways, and plural processings simultaneously executed by a work station processor can be solved.

CONSTITUTION: Data transfer between a work station I/O bus 108 and a graphics adapter bus 202 is operated by plural first-in first-out FIFO buffers, and each FIFO buffer can independently transfer data to a selected direction between the buses. A peculiar address range is assigned in the address space of a work station processor so that the work station can transfer a data block to the selected FIFO by using a single instruction.



**LEGAL STATUS** 

Searching PAJ Page 2 of 2

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平4-290150

(43)公開日 平成4年(1992)10月14日

(51) Int.Cl.5		識別記号	<b>庁内整理番号</b>	FI		技術表示箇所
G06F H01L	•	310 H	7052-5B			
	·		7341 – 5 K	H 0 4 L 11/00	3 2 1	

## 審査請求 有 請求項の数14(全 18 頁)


(21)出願番号	特顧平3-337906	(71)出願人	390009531
			インターナショナル・ビジネス・マシーン
(22)出顧日	平成3年(1991)11月28日		ズ・コーポレイション
			INTERNATIONAL BUSIN
(31)優先権主張番号	6 2 1 1 2 8		ESS MASCHINES CORPO
(32)優先日	1990年11月30日		RATION
(33)優先権主張国	米国 (US)		アメリカ合衆国10504、ニユーヨーク州
			アーモンク (番地なし)
		(72)発明者	ゲイリー・ビスコフ
			アメリカ合衆国ニユーヨーク州、ソガテイ
			ーズ、チヤールズ・ハーメル・ロード
			1358番地
		(74)代理人	弁理士 頓宮 孝一 (外4名)
			最終頁に続く

(54) 【発明の名称】 マルチタスクシステムにおける2つのパス間のインタフエースとしての双方向FIFOの制御装置と制御方法

## (57)【要約】

【目的】 木発明は、双方向にデータを転送でき、ワークステーション・プロセサで同時に実行する複数の処理を解決できるFIFOパッファを提供する。

【構成】ワークステーションI/Oバス108とグラフィックス・アダプタ・パス202間のデータ転送は、複数の先人れ先出しF1FOパッファによって扱われ、各々のFIFOパッファは、独立して2つのパス間の選択された方向にデータを転送することができる。各FIFOはワークステーション・プロセサのアドレス空間内に独特のアドレス範囲を割当てられているので、ワークステーションは、単一の命令を用いてデータ・プロックを選択されたFIFOとやり取りすることができる。



#### 【特許請求の範囲】

【請求項1】第1ラインから第2ラインにデータが転送 される第1転送モードと、上記第2ラインから上記第1 ラインにデータが転送される第2転送モードを有するF IFOバッファにおいて、上記第1ラインと上記第2ラ イン間において選択された方向へデータを転送させるた めの、制御装置であって、上記バッファ内のデータ量を 表し、最小と最大間の範囲のカウントであるパッファ・ カウントを格納する手段と、上記パッファ・カウント を、上記第1転送モードにおいて上記最小カウントに初 10 の装置。 期設定し、及び上記第2転送モードにおいて上記最大力 ウントに初期設定する、上記転送モードに応じて上記パ ッファ・カウントを初期設定する手段と、上記第1ライ ンと上記パッファ間のデータ転送に応じて上記モードの 何れにおいても上記パッファ・カウントを増分する手段 と、上記第2ラインと上記パッファ間のデータ転送に応 じて上記モードの何れにおいても上記パッファ・カウン トを減分する手段、とを有する制御装置。

【請求項2】第1ラインから第2ラインにデータが転送 される第1転送モードと、上記第2ラインから上記第1 20 ラインにデータが転送される第2転送モードを有するF IFOバッファにおいて、上記第1ラインと上記第2ラ イン間において選択された方向へデータを転送させるた めの制御方法であって、上記パッファ内のデータ量を表 し、最小と最大間の範囲のカウントであるパッファ・カ ウントを格納するステップと、上記パッファ・カウント を、上記第1転送モードにおいて上記最小カウントに初 期設定し、及び上記第2転送モードにおいて上記最大力 ウントに初期設定する、上記転送モードに応じて上記パ ラインと上記バッファ間のデータ転送に応じて上記モー ドの何れにおいても上記パッファ・カウントを増分する ステップと、上記第2ラインと上記パッファ間のデータ 転送に応じて上記モードの何れにおいても上記パッファ ・カウントを減分するステップを含む制御方法。

【請求項3】FIFOバッファによって第1プロセサと第2プロセサ間のデータ転送を制御する装置であって、上記バッファ内の現在のデータ量を表すカウントを発生させる手段と、上記カウントと第1スレッショルド間の予め決められた関係の決定に応じて上記第1プロセサと上記バッファ間のデータ転送を中断させる手段と、上記カウントと第2スレッショルド間の予め決められた関係の決定に応じて上記第1プロセサと上記バッファ間の上記転送を再開させる手段を有する上記装置。

【請求項4】上記データ転送は、上記第1プロセサから上記パッファに行なわれ、上記第1スレッショルドが高スレッショルドで、上記第2スレッショルドが低スレッショルドである請求項3記載の装置。

【請求項5】上記データ転送は、上記パッファから上記 ス範囲内のアドレス信号に応じる 第1プロセサに行なわれ、上記第1スレッショルドが低 50 する請求項12記載の制御装置。

2 スレッショルドで、上記第2スレッショルドが高スレッ ショルドである請求項3記載の装置。

【請求項6】上配第1プロセサが、DMAコントローラであることを特徴とする請求項3記載の装置。

【請求項7】上記第1プロセサが、中央演算処理装置 (CPU) であることを特徴とする請求項3記載の装置。

【請求項8】上記中断手段が第1割込み信号を発生し、 上記再開手段が第2割込み信号を発生する請求項3記載 の装置。

【請求項9】F1FOバッファによって第1プロセサと第2プロセサ間のデータ転送を制御する方法であって、上記パッファ内の現在のデータ量を表すカウントを発生させるステップと、上記カウントと第1スレッショルド間の予め決められた関係の決定に応じて上記第1プロセサと上記パッファ間のデータ転送を中断させるステップと、上記カウントと第2スレッショルド間の予め決められた関係の決定に応じて上記第1プロセサと上記パッファ間の上記転送を再開させるステップを含む上記方法。

【請求項10】上記データ転送は、上記第1プロセサから上記バッファに行なわれ、上記第1スレッショルドが高スレッショルドで、上記第2スレッショルドが低スレッショルドである請求項9記載の方法。

【請求項11】上記データ転送は、上記バッファから上記第1プロセサに行なわれ、上記第1スレッショルドが低スレッショルドで、上記第2スレッショルドが高スレッショルドである請求項9記載の方法。

上記パッファ内の現在のデータ量を表すカウントを発生 【請求項13】上記第1プロセサが、上記アドレス信号 させる手段と、上記カウントと第1スレッショルド間の であるデータ信号を発生し、上記アクセス手段が、上記 予め決められた関係の決定に応じて上記第1プロセサと 40 パッファの上記定義位置に上記データ信号を格納する請 求項12記載の制御装置。

【請求項14】各々が複数の独特の格納位置を有し、上記アドレス空間内の独特のアドレス範囲を割当てられた複数のFIFOバッファと、上記第1プロセサによって次のアクセスのために各々の上記パッファ内の格納位置を定義する手段と、上記パッファを選択するために、及び上記選択されたパッファの上記定義された位置にアクセスするために上記パッファの1つのパッファのアドレス範囲内のアドレス信号に応じる上記アクセス手段を有する請求項12記載の制御装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、2つのシステム・バス 間のインタフェースとしてのFIFOパッファに関し、 特にコンピュータ・ワークステーションのエノOバスと グラフィックス・アダプタの内部パス間のインタフェー スとしてのパッファに関する。

#### [0002]

【従来の技術】コンピュータのデータ又は情報は、シリ れたデータ源と宛先の間で何度もデータ転送が行われ る。通常、データが生成される速度と、受け取る速度に は不整合がある。従って、送信側のデータ生成速度と受 信側のデータ処理速度との何れの不整合を解決するため に、送信側と受信側の間にある先入れ先出し(FIF O: first-in-first-out) バッファ内にデータが格納さ

#### [0003]

【発明が解決しようとする課題】FIFOパッファのこ のようなアプリケーションの1つは、コンピュータ又は 20 ワークステーションの I /Oシステム・パスと、ディス プレイ装置に結合するグラフィックス・アダプタの内部 パスとを結び付けることにある。一般に、複数の処理が ワークステーション・プロセサで同時に実行されてお り、各々の処理がグラフィックス・アダプタをアクセス しなければならない場合があることから、パッファの使 用条件は複雑である。又、大抵のシステムではグラフィ ックス・アダプタへの読出し及び書込みアクセスが必要 である。そのために、この発明の目的は、双方向にデー 実行する複数の処理を解決できるFIFOパッファを提 供することにある。

## [0004]

【課題を解決するための手段】本発明は、中央演算処理 装置(CPU)及びワークステーションのシステム・バ ス等に係わる1つ又はそれ以上のプロセサに結合された 第1バスと、グラフィックス・アダプタ等に係わる1つ 又はそれ以上のプロセサに結合された第2パスとを結び 付けるFIFOインタフェースを提供する。FIFOイ ンタフェースは、2つのバス間に並列に結合された複数 40 のFIFOパッファを有し、各々のFIFOは、プロッ ク転送を容易にするために、あるアドレス範囲内でアド レス指定可能である。各々のFIFOは、バスに、又は バスから書込みできる転送方向ピットによってバスから 何れの方向にもデータの転送が可能であり、他のFIF 〇とは独立して実行可能なため、同時に実行する複数の アプリケーションによってデータの転送ができる。

【0005】オーバーラン又はアンダーランを避けるた めに、必要なソフトウェアのオーバーヘッドを最小にす るためのパッファをアクセスする処理の時間調整(例: 50 理装置(CPU)すなわちプロセサ102を備える。パ

中断及び再開)には、スレッショルド・クロッシングが 用いられる。このように、パッファをアクセスする処理 は、バッファ・カウント(又、使用中カウントにも関与 する)が第1スレッショルド(書込みには高スレッショ ルド、読出しには低スレッショルド)をクロスするのに 応じて中断させられ、バッファ・カウントが第2スレッ ショルド(書込みには低スレッショルド、読出しには高 スレッショルド)をクロスするまでは再開されない。こ のような方法でDMAアクセスは、DMAコントローラ アル形式で処理される場合が多い。バスによって接続さ 10 に送られるDMA中断信号によって中断、再開させられ

> 【0006】ワークステーションの中央演算処理装置で 実行する処理によるアクセスは、スレッショルド割込み に応じる割込みハンドラによって制御される。ある割込 みが発生すると、対応するスレッショルドが割込み禁 止、他のスレッショルドが割込み許可となり、FIFO をアクセスするプロセスは"高"及び"低"(或いは、 バッファの読出しの際は"低"及び"高"の割込みに対 応して交互に中断、及び再開される。

【0007】これらの中断、再開は、FIF〇をアクセ スする処理には、わからないように動作するのでパッフ ァの格納スペースの余裕をモニタしなくてもよく、その ようなスペースの存在を単に仮定する。処理が中断して いる間、バッファ・カウントは第1スレッショルドから 第2スレッショルドに進行して、バッファ・カウントが 連続して同一スレッショルドをクロスしたり再クロスし た場合に生じるスラッシングを最小にする。好ましく は、スレッショルド・カウントは、バッファ・カウント ・レジスタ及び割込み許可レジスタと共に、レジスタ内 夕を転送でき、ワークステーション・プロセサで同時に 30 容を変更するためにパスからアクセスされるレジスタに 格納されるのがよい。レジスタに適切な書込みを行なう だけで第1処理は、制御された処理がわからないほどの 動作で第2処理を制御することができる。

> 【0008】好ましくは、各パッファの使用中カウンタ は、データの転送方向とは関係なく、第1バスからのア クセス後、常に増分され、及び第2バスからのアクセス 後は減分されて、ハードウェアの複雑性を最小にする。 このように、使用中カウンタは、データ転送の1方向 (例えば、ワークステーションからグラフィックス・ア ダプタへ) におけるデータを入れたパッファの位置番号 と、もう一方の方向における、空のパッファの位置番号 を示す。このパッファ・カウントの意味ある変化を活用 するために、スレッショルド・レジスタ内容と比較オペ レーションは状況に応じて調整される。

## [0009]

【実施例】図1を参照する。本発明のシステム100 は、記憶装置104に直接結合し、且つ1/0パス&直 接記憶アクセス(DMA)コントローラ106を通して 入力/出力I/Oパス108に結合された、中央演算処

る.

ス・インタフェース109は、1/0パス108をライ ン111経由でグラフィックス・アダプタ110に結合 させ、グラフィックス・アダプタ110は、従来の何れ の適切なタイプのディスプレイ・モニタ112に結合す る。 1/0パス108は又、コントローラ106を、1 つ又はそれ以上の他の周辺機器114に結合させる。こ れらの周辺機器には、キーボードのような標準装置、マ ウス、プリンタのような代替入力装置、磁気ディスク駆 動装置や光ディスク駆動装置のような二次記憶装置、又 は類似装置が含まれる。本発明は、何れの特定のシステ 10 ンタフェース 2000 様々な構成部品に結合されてい ム100に制限されないが、模範的なシステムは、I/ Oバス108にMicro Channel (IBM登録商標) バス を使用したJBM RISC System/6000 (IBM登録商標) コンピュータのような高性能のワークステーションであ る。この仕様では便宜上、中央演算処理装置(CPU) すなわちプロセサ102、記憶装置104、及びI/O バス&DMAコントローラ106は、集合的にワークス テーション116と称し、グラフィックス・アダプタ1 10のような I/Oパス108に接続される周辺機器と は区別する。さらに、プロセサ102、記憶装置10 4、及び I / Oパス 108 を、グラフィックス・アダブ タ110の類似する構成機器から区別するため、これら のワークステーション構成部品は、ワークステーション プロセサ102、ワークステーション記憶装置10 4、及びワークステーション・I/Oバス108とそれ ぞれ称する。

【0010】グラフィックス・アダプタ110は、ワー クステーション116に対して非同期で実行する。ここ で図2を参照するに、グラフィックス・アダプタ110 タフェース109とワークステーションI/Oパス10 8に接合された、内部アダプタ・バス202を有する。 図2に示すように、FIFOインタフェース200は、 パス・インタフェース109とアダプタ・パス202間 を並列に結合された4つのFIFOなすわち、FIFO 250、252、254、及び256で構成すると概念 的にみなすことができる。後述するように、各々のFl FOは、同時に使用することができ、ワークステーショ ン116とグラフィックス・アダプタ110間のそれぞ れのFIFOの選択された方向にデータ転送を行なう。 又、図2に示すように、アダプタ・バス202には、1 つ又はそれ以上のグラフィックス・プロセサ204が結 合されている。グラフィックス・アダプタ110は、デ ィスプレイ・モニタ112に表示される画像のビット・ マップを格納するためのフレーム・パッファ(図示な し) のような標準構成機器を付加的に有する。しかしな がら、グラフィックス・アダプタ110のこれらの構成 機器は本発明には、直接関係ないので図示しない。

【0011】図3を参照する。並列導体の本数を最小に

交互に含むライン111が、パス・インタフェース10 9から出されている。バス・インタフェース・ライン1 11とFIFOインタフェース・データ・ライン230 に結合されたトランシーパ228は、この2つのライン 間のデータ転送を制御する(ライン111及び230 は、実際には多数の並列導体であっても、ここでは便宜 上、単線化して図示する)。状態レジスタ232、割込 み保留レジスタ231、及びDMA宛先アドレス・レジ スタ236を含むデータ・ライン230は、FIFOイ

6

【0012】状態レジスタ232は、FIFOそれぞれ の状態(例えば、高スレッショルドの到達、低スレッシ ョルドの到達)を表す情報を格納し、一方、割込み保留 レジスタ234は、特定のFIFOからの割込みが現 在、保留されているかどうかを表す情報を格納する。状 搬レジスタ232は各FIFOの2ピットを格納し、1 ピットは高スレッショルド用、1 ピットは低スレッショ ルド用である。各状態ビットは対応するスレッショルド 20 が1つの方向(高スレッショルドには下方から、及び低 スレッショルドには上方から) にクロスした場合に1に セットされ、同じスレッショルドが反対方向に再クロス した場合には0にリセットされる。

【0013】割込み保留レジスタ234も又、各FIF 〇の2ピットを格納し、各々のスレッショルドは各1ピ ットである。各ピットは、対応するFIFO及びスレッ ショルドの割込み信号の発生時に同時に1にセットさ れ、割込みが保留されていることを示し、ワークステー ション・プロセサ102(特に、プロセサで実行する割 は、FIFOインタフェース200によってバス・イン 30 込みハンドラ)によって続出された場合に0にリセット される。

> 【0014】 DMA宛先アドレス・レジスタ236は、 後述の代替モードのオペレーションで使用されるDMA アドレスを格納する。第2トランシーバ238はデータ ・ライン230を、グラフィックス・アダプタ・バス2 02に結合されているバス・コントローラ(図3のMB C) 242からのアダプタ・データ・ライン240と内 部接続させる。バス・コントローラ242は又、グラフ ィックス・アダプタ・バス202からのアドレス情報を 40 独立したアダプタ・アドレス・ライン244に供給す

【0015】パス・インタフェース109からのライン 111に応じるラッチ246は、ライン111からのア ドレス情報 (このように結局はワークステーション11 6からのアドレス情報)をマルチプレクサ248の片方 の入力に与える。DMA宛先アドレス・レジスタ236 は、マルチプレクサ248のもう一方の入力にDMAア ドレスを与える。マルチプレクサ248が適切に作動さ せられ、DMA宛先アドレス・レジスタ236からのD するために多重信号化されたデータと、アドレス情報を 50 MAアドレス、又はライン111からのワークステーシ

ョン・アドレス信号を出力ライン268に与える。マル チプレクサ248によって選択されたアドレス信号は、 マルチプレクサ270の片方の入力に供給される。マル チプレクサ270は、後述するように、アダプタ・アド レス・ライン244から第2の入力を得、同様にFIF Oアドレス・ライン258から第3のアドレス入力を得 る。マルチプレクサ270は、グローバル・メモリ・ア ドレス・ライン272に出力する。ライン272は又、 アドレス・デコーダ274の出力に結合される。アドレ ス・デコーダ274は、マルチプレクサ248に結合す 10 るライン268から入力を得ると共に、パス・コントロ ーラ242に結合するライン244から入力を得る。

【0016】 FIFOインタフェース200は、ビデオ RAM(VRAM)によって好ましくは実行されるグロ ーバル・メモリ206を有する。グローバル・メモリ2 06は、アドレス・ライン272からアドレス入力を 得、データ・ライン230に結合したパラレル・データ ・ポートと、アダプタ・データ・ライン240に結合し たシリアル・データ・ポートを有する。オペレーション プレクサ270、及びマルチプレクサ248を通してD MA宛先アドレス・レジスタ236からDMA宛先アド レスを、マルチプレクサ248を通してラッチ246か らワークステーション・アドレスを、ライン258から FIFOアドレス、又はライン244からアダプタ・ア ドレスを得ることができる。グローバル・メモリ206 は、ライン244のアダプタ・アドレスがデコードされ たアドレス、又はワークステーション、即ち、ライン2 68のDMAアドレスがデコートされたアドレスを、交 ・メモリ206のデータの書込み及び読出しは、データ ・ライン230に結合されたパラレル・ボート、又はア ダブタ・データ・ライン240に結合されたシリアル・ ポートを通して行なわれる。この2つのポートの備えに よって、グローバル・メモリ206のデータの書込み及 び読出しが同時にできる。

[0017] FIFO250, 252, 254, 及び2 56は、それぞれ1組の複数のFIFOレジスタによっ て実現される。各FIFOに対するこれらの1組のFI FOレジスタは、グローバル・ポインタ・レジスタ20 40 タ208がグローバル・ポインタGMP1~GMP4そ 8、指標ポインタ・レジスタ210、使用中カウント・ レジスタ212、高スレッショルド・レジスタ214、 低スレッショルド・レジスタ216、高スレッショルド 割込み許可レジスタ218、低スレッショルド割込み許 可レジスタ220、制御レジスタ222、加算レジスタ 224、減算レジスタ226である。

【0018】グローバル・ポインタ・レジスタ208 は、特定のFIFOのために確保されているグローバル ・メモリの64Kパイトのプロックの開始アドレスを格 納する。各FIFOは、グローバル・メモリ206中に 50 レスに相対する、ワークステーション116による次の

64 Kバイト単位で位置することができる。グローバル ・ポインタ・レジスタ208に格納される値は、メモリ アドレス(例:A21~A16)の6個の最上位のビ ットに一致する。通常、FIFO250、252、25 4、及び256は、全体でグローバル・メモリ206の 上位256Kパイトを占有するように準備される。

Я

【0019】指標ポインタ・レジスタ210は、ワーク ステーション116からの次のアクセスのために各FI FO内のアドレス・オフセットを有する。ライン258 に供給されるグローバル・メモリ206の実アドレス は、グローバル・ポインタ・レジスタ208内のグロー バル・ポインタと、指標ポインタ・レジスタ210内の 指標ポインタとの連結で、指標ポインタは16個の最下 位のアドレス・ピットを含む。指標ポインタ・レジスタ 210は、FIFO制御ロジックによって更新される。 FIFO制御ロジックに関してはFIFOの読出し及び 書込みの説明で述べる。

【0020】一般に、ワークステーション116又はア ダプタ・バス202からのFIFOへのアクセスは、ア のモードにより、グローバル・メモリ206は、マルチ 20 ドレス・デコーダ274経由でグローバル・メモリ20 6をアドレス指定することによって実行される。これ は、目標とするアクセスは、特定のメモリ位置よりも次 の読出し又は書込みバッファに位置するからである。各 々のFIF〇 (250~256) はアドレス指定単位の アドレス空間に単一なアドレス(後述)又は単一なアド レス範囲としてワークステーション116及びグラフィ ックス・プロセサ204に存在する。アドレス・デコー ダ274は、ワークステーション116、又はアダプタ ・バス202から供給されるアドレス信号をデコード 互にデコーダ274から得ることができる。グローバル 30 し、アドレス指定によってFIFOを選択する。FIF OポインタはFIFO内の目標位置に直接アクセスす る。FIFOの領域とは異なったグローバル・メモリへ のアクセスは、デコードされていないアドレス信号をグ ローバル・メモリ・アドレス・ライン272に供給する マルチプレクサ270経由で実行される。

> 【0021】図4はどのようにして様々なグローバル・ ポインタ及び指標ポインタが、グローバル・メモリ20 6内のFIFO領域を定義するかを例示する。図1にお いて、各々のFIFOのグローバル・ポインタ・レジス れぞれを格納していると仮定し、一方、同じFIFOに 相当するそれぞれの指標ポインタ・レジスタ210が、 指標ポインタ I P 1 ~ I P 4 をそれぞれ格納していると 仮定する。図4が示すように、各グローバル・ポインタ (例:GMP1) は、対応するFIFO領域の開始アド レスを指す。前述したように、この開始アドレスは、特 に図示すように、64Kパイトの整数倍でなければなら ない。各々のFIFOの指標ポインタ (例: ! P 1) は、グローバル・ポインタによって定義された開始アド

アクセスのアドレスを指す。図4には、4つの連続する FIFO領域260、262、264及び266が示さ れている。図4の実施例では、隣接する64Kパイトの プロックを指すのに、隣接するFIFOのポインタとは 1だけ違うグローバル・ポインタをグローバル・ポイン タ・レジスタ208に格納する。

【0022】各々のFIF〇使用中カウント・レジスタ 212は、該当するFIFOのデータのパイト数を表す 数を所有する。使用中カウント・レジスタ212の必要 なデータ・フォーマットは、対応する制御レジスタ22 10 2の転送方向ビットの設定によって変わる。外向き (ワ ークステーションからアダプタへ)転送モードでは格納 される値は、該当するFIFOのデータのパイト数を表 す。内向き(アダプタからワークステーションへ)転送 モードでは格納される値は、64Kパイト(16進で1 0000h) から読出されるFIFOのデータのパイト 数を引いた数である。全オペレーション中、FIFO使 用中カウント・レジスタ212は、対応するFIFOが ワークステーション側からアクセス(書込み又は読出 し) される毎に増分される。アダプタ側からのアクセス 20 に応答する使用中カウント・レジスタ212の内容変更 は、下記に述べる方法の加算レジスタ224、及び減算 レジスタ226による結果である。

【0023】各々の高スレッショルド・レジスタ214 は、該当するFIFOの使用中カウント・レジスタ21 2の内容と比較されるスレッショルドを格納する。 使用 中カウント・レジスタ212が、FIF〇のデータ量が 少なくとも高スレッショルドに相当することを示す場 合、割込みが発生する(割込み許可の場合)。この割込 6のワークステーション・プロセサ102に送られる。 後で詳細に述べられるように、高スレッショルド・レジ スタ214内のスレッショルド値は、対応する制御レジ スタ222の転送方向ピットの設定で決まる。転送方向 ビットが0の場合、ワークステーション116からグラ フィックス・アダプタ110への外向きデータ転送を示 し、格納される値は目標のスレッショルドに相当する。 一方、転送方向ピットが1の場合、グラフィックス・ア ダプタ110からワークステーション116への内向き データ転送を示し、格納される値は64Kパイト(この 40 大きさはグローバル・メモリ206の対応するFIFO 領域のサイズと仮定する) から所望する値を引いた値で ある。ワークステーションがFIFOをアクセスした か、又は、使用中カウント・レジスタ212が、加算レ ジスタ224への書込み、又は減算レジスタ226への 書込みによってアダプタ側から更新された場合は、割込 みが発生する。

【0024】各々の低スレッショルド・レジスタ216 は、対応する高スレッショルド・レジスタ214のオペ

レジスタ216内の値は使用中カウント・レジスタ2 12内の値と比較される低スレッショルドを定義する。 使用中カウント・レジスタ212が、FIFOのデータ 量が低スレッショルド設定値以下であることを示す場合 は割込みが発生する(割込み許可の場合)。この割込み は、高スレッショルドの割込みと同様な方法でワークス テーション116に送られる。低スレッショルド・レジ スタ216に格納される値は、対応する制御レジスタ2 22の転送方向ビットの設定により決まる。転送方向ビ ットが0の場合、目標の低スレッショルド値に相当する 値が格納される。一方、転送方向ビットが1の場合、6 4 Kバイト (この大きさはグローバル・メモリ206の 対応するFIFO領域のサイズと仮定する)から目標値 を引いた値が格納される。高スレッショルド割込み同様 に、ワークステーションがFIFOをアクセスしたか、 又は、使用中カウント・レジスタ212が、加算レジス タ224への書込み又は減算レジスタ226への書込み によってアダプタ側から更新された場合は、低スレッシ ョルド割込みが発生する。

10

【0025】各々の高スレッショルド割込み許可レジス タ218及び低スレッショルド割込み許可レジスタ22 0は、1ピットを格納する。高スレッショルド割込み許 可ビットが1にセットされると、対応するFIFOのデ ータ量が、高スレッショルド・レジスタ214内のスレ ッショルド値以上、すなわち、該当するFIF〇の高ス レッショルド設定値以上の場合は、割込みはワークステ ーション116に送られる。このビットによりワークス テーションは対応するFIFOからの高スレッショルド 割込みの禁止又は許可の処理を実行する。1にセットさ みは、I/Oパス108経由でワークステーション11 30 れると、使用中カウント・レジスタ212内の使用中カ ウントが高スレッショルドをクロスする場合に、割込み が発生し、該当するFIFOの状態レジスタ232(図 3) 内の状態ビットを0から1に切換えるようにする。 該当するFIFOに対応する割込み保留レジスタ234 (図3) の競出しによって、1度、割込みが解消される と、再度、状態レジスタ232の対応ピットが0から1 に切換わるまで割込みは発生しない。この割込み許可ビ ットは、高スレッショルド割込みが発生した場合にリセ ットされる。

【0026】各々の低スレッショルド割込み許可レジス タ220も同様な方法で機能する。特定のFIFOの低 スレッショルド割込み許可レジスタ・ビットが1にセッ トされると、対応する低スレッショルド・レジスタ21 6によって定義されたように、対応するFIFOのデー 夕量が該当するFIFOの低スレッショルド設定値以下 の場合、割込みはワークステーション116に送られ る。高スレッショルド・ビットと同様な方法で、このビ ットによってソフトウェアが対応するFIFOからI/ Oパス108への低スレッショルド割込みを許可又は禁 レーションと同様な方法で機能する。低スレッショルド 50 止にする。1にセットされると使用中カウント・レジス

タ212内の使用中カウントが、低スレッショルドをク ロスし、次に同じスレッショルドを再クロスした場合 に、割込みが発生する。これは、実際の低スレッショル ド割込みが必要な場合に、偽の低スレッショルド割込み と排除することによって実行される。言い換えると、F IFOがデータで満たされると、FIFOは低スレッシ ョルドを越えて満たされていることは間違いない、次 に、満たされているデータが取り除かれ、再び、低スレ ッショルドを下回ってクロスすると、割込みが発生する ことになる。1度、割込み保留レジスタ234の読出し によって割込みが解消されると、再度、状態レジスタ2 32のビットが0から1に切換わるまで、割込みは発生 しない。この割込み許可ビットは、低スレッショルド割 込みが発生した場合にリセットされる。

【0027】各制御レジスタ222は4ビットを格納す る。これらのビットは、リセット指標レジスタ・ビッ ト、リセット使用中カウント・ピット、転送方向ビッ ト、及びDMA中断許可ビットである。リセット指標レ ジスタ・ピットが1にセットされると、対応するFIF に、リセット使用中カウント・レジスタ・ピットが1に セットされると、対応する使用中カウント・レジスタ 2 12をクリアする。前述のように、転送方向ビットは、 ワークステーション116とグラフィックス・アダプタ 110間の転送方向を示す。転送方向ピットが1にセッ トされると、データの流れの方向がグラフィックス・ア ダプタ110から(特にグラフィックス・アダプタ・バ ス202から)、ワークステーション116の方向であ ることを示す。転送方向ビットが0にセットされると、 ラフィックス・アダプタ110のパス202への方向と なる。このモード・ビットはFIFOインタフェース2 00内で使用され、ワークステーションの処理又はDM Aのアクセスの中断、再開を調整する程度に高スレッシ ョルド・レジスタ214、低スレッショルド・レジスタ 216、及び状態レジスタ232の機能を逆にする。こ のビットが使用されても、これらの変化はプログラマに は見えない。

【0028】 DMA中断許可ピットが1にセットされる と、次の場合に、対応するFIFOへのDMAを中断す 40 る。該当する使用中カウント・レジスタ212の内容 が、ワークステーション116 (モード=0) からグラ フィックス・アダプタ110ヘデータ転送の場合に高ス レッショルド値に到達する場合、又はグラフィックス・ アダプタ110 (モード=1) からワークステーション 116ヘデータ転送の場合に、低スレッショルド値に到 達する場合である。DMAは次の状態になるまで中断を 維持する。使用中カウント・レジスタ212内の使用中 カウントが、ワークステーション116 (モード=0) からグラフィックス・アダプタ110ヘデータ転送の場 50 6 (図3には図示されていない) は、アドレス・デコー

合に低スレッショルド値に到達する場合、又はグラフィ ックス・アダプタ110 (モード=1) からワークステ ーション116ヘデータ転送の場合に高スレッショルド 値に到達する場合である。この機能が使用されると、特 定のFIFOの高スレッショルド割込み許可レジスタ2

12

18と低スレッショルド割込み許可レジスタ220の両 レジスタは、0にセットされることで割込み禁止とな

【0029】FIFOの加算レジスタ224、減算レジ スタ226は、グラフィックス・アダプタ・バス202 10 からアクセス可能で、特定のFIF〇の使用中カウント ・レジスタ212を更新するのに用いられる。グラフィ ックス・アダプタ・バス202からワークステーション 116へのFIFOにおける転送開始毎に加算レジスタ 224は64Kバイト (10000h) に設定され、空

のFIFOであることを示す。

【0030】減算レジスタ226は、ワークステーショ ン116からグラフィックス・アダプタ・バス202に 転送中の対応するFIFOから取り除かれるバイト数を 〇の指標ポインタ・レジスタ210をクリアする。同様 20 示すのに使用され、又は、他の方向であるグラフィック ス・アダプタ・バス202からワークステーション11 6ヘデータ転送中、グラフィックス・アダプタ・パス2 02から対応するFIFOに転送されたバイト数を示す のに使用される。これらのパイト数はグラフィックス・ アダプタ・バス202から減算レジスタ226にロード され、アダプタ・パス側から対応するFIFOへの書込 み又は読出したパイト数だけ、使用中カウント・レジス タ212を減分する

[0031] レジスタ208、214、216、218 データの流れの方向がワークスデーション116からグ 30 及び220は、ワークステーション116によって**適**切 に書込み又は読出される。レジスタ210、212は書 込みはされず、読出されるだけである。又、制御レジス タ222は、ワークステーション116によって書込み でき、一方、加算レジスタ224、減算レジスタ226 は、前述のようにグラフィックス・アダプタ・バス20 2から書込まれる。

> 【0032】図5は、FIFO250内の様々なレジス 夕間のさらに詳細な接続を図示する。他の残りのFIF Oのレジスタ252、254、256は、FIFO25 0と一部を除いて同様である。図5において、FIFO 250に割当てられたグローバル・メモリ206の特定 部260は、グローバル・ポインタ・レジスタ208 (図5のラベル付けされた"開始加算ポインタ")の内 容によって決まる。グローバル・メモリの特定部260 から下側の構成要素は、FIFO250特有で、グロー バル・メモリの特定部260を含む上側の構成要素は、 4つのFIFOの250、252、254、256に共 通である。

> 【0033】図5に示すタイミング&制御ロジック27

ダ (図5にてラベル付けされた"I/Oデコード") 2 74からのライン272に供給されるデコードされたア ドレス信号、及びDMA宛先アドレス・レジスタ236 からの信号、及びワークステーション116から結局は 到来するライン278の読出し/書込み制御信号に応答 する。タイミング&制御ロジック276は、ワークステ ーション116によってグローバル・メモリ特定部26 0へのデータの書込み又は読出しが実行されると、指標 ポインタ・レジスタ210及び使用中カウント・レジス タ212の内容を増分する。グラフィックス・アダプタ 10 ・バス202からアクセスが実行されての使用中カウン ト・レジスタ212の更新、及び内向きデータ転送の場 合の使用中カウントの64Kバイトへの初期化は算術論 理演算装置 (ALU) 280で実行される。ALU28 0は、使用中カウント・レジスタ212から入力信号 を、加算レジスタ244から加算入力信号を、及び減算 レジスタ226から減算入力信号を受ける。ALU28 0は、タイミング&制御ロジック276からの加算/減 算信号に応じて、使用中カウント値に加算レジスタ22 26の内容を引いて、その結果をレジスタ212の前の 内容と入れ替える。

[0034] 図5には比較器282が図示されており、 その入力をFIFO250の使用中カウント・レジスタ 212、高スレッショルド・レジスタ214及び低スレ ッショルド・レジスタ216から受ける。比較器282 は、タイミング&制御ロジック276から受けた比較信 号に応じて、使用中カウントと高スレッショルド・レジ スタ214及び低スレッショルド・レジスタ216内の スレッショルドと比較し、比較成功の場合はライン28 30 4に割込み信号を、又はライン286にDMA中断信号 を出力する。

[0035] F1FO250, 252, 254, 256 が使用される前に、各グローバル・ポインタ・レジスタ 208は、グローバル・メモリ206の64Kバイトの プロックを指すようにプログラムされる。高スレッショ ルド・レジスタ214及び低スレッショルド・レジスタ 216は、選択された値に設定される。指標ポインタ・ レジスタ210は、電源ON時にゼロに初期化される。 ・レジスタ208内のグローバル・メモリ・ポインタ及 び指標ポインタ・レジスタ210内の指標ポインタによ って示されるFIFOの最初の位置に対して行なわれ る。FIFOのアドレス範囲内への各アクセスは、これ ら2つのポインタの連結によって示されるメモリ位置に 対して実行される。

【0036】各FIFO(250~256)のアドレス 範囲は、ワークステーション116で実行するアプリケ ーションが、選択されたFIFOに記憶複数命令(スト される。記憶複数命令(ストア・マルチブル命令)は、 アドレスを連続して増分させ、ワークステーション・ブ ロセサ102内の内部レジスタ(個々には図示されてい ない) の内容を格納する。対照的に、ロード複数命令 は、同様に、アドレスを連続して増分させ、選択された FIFOからデータ・プロックを読出す。好ましくは、 各々のFIFOは、128ワードの範囲を備える。この ように、図5に示すように、アドレス・デコーダ274 は、ワークステーション116からアドレス信号を得て 0600h~07FCh範囲内でFIFO250を選択 する。システム100ではアドレスは各32ピット・ワ ードの4パイトで、8ビットのバイト単位で計算され る。上記範囲は最後のアドレスは含むが最初のアドレス

は含まない場合、127ワードのエクステントに相当す

る1FChパイト、すなわち10進法で508パイトの

エクステントを有し、最初のアドレスを含む場合は12

8ワードである。

14

【0037】マルチタスク・システムとして、ワークス テーション116は、同時に多重処理を実行する能力が 4の内容を加算するか、カウント値から減算レジスタ 2 20 ある。これらの各々の処理は、グラフィックス・アダプ タ110を直接にアクセスできる。 ワークステーション ・プロセサ102で実行するオペレーティング・システ ムを補助するために、各処理においてグラフィックス・ アダプタ110の状態を保持するために2組の制御レジ スタ(個々には図示されていない)がワークステーショ ン・メモリ104の異なるページに存在する。これによ り、2つの処理が、何れのオペレーティング・システム のオーバ・ヘッドなしに同時にグラフィックス・アダプ タ110をアクセスできる。又、1つのアプリケーショ ンにグラフィックス・アダプタ110を使用させ、一方 で、他のFIFOが他のアプリケーションを準備するた めに1つの処理から離れることができる。

[0038] F1FO250, 252, 254, 256 は4つのFIFOの入力のアドレス範囲、又はDMAア クセスのためのワークステーション116のDMAコン トローラ106を使用することによってワークステーシ ョン・プロセサ102によって直接にアクセスされるこ とができる。FIFOへのDMAアクセスの実行には、 正しいFIFOをアクセスする適切な範囲内のアドレス 最初のFIFOへのアクセスは、グローバル・ポインタ 40 がDMA宛先アドレス・レジスタ236(図2、図3) にロードされる。FIFOへのDMAアクセスの調整は 次のように制御される。

【0039】ワークステーション116からFIFOの アドレス範囲内のアドレスにアクセスが実行されると、 タイミング&制御ロジック276(図5)は、対応する 指標ポインタ・レジスタ210及び使用中カウント・レ ジスタ212の内容を増分するためにパルスを出力す る。次に、タイミング&制御ロジック276は、使用中 カウント・レジスタ212内の使用中カウントと、高ス ア・マルチプル命令)を使用して書込みするために使用 50 レッショルド・レジスタ214、低スレッショルド・レ

ジスタ216内の高スレッショルド値、及び低スレッシ ョルド値と比較する比較オペレーションを実行させるパ ルスを送る。指標ポインタ・レジスタ210は、常にい ずれのサイクルの完了時に、グローバル・メモリ内の次 の位置を指す。使用中カウント・レジスタ212内の使 用中カウントは、FIFOへのアダプタのアクセス毎に 自動的に更新される。

【0010】データは、ワークステーション116から グローバル・ポインタ・レジスタ208内のグローバル ・ポインタと、指標ポインタ・レジスタ210内の指標 10 込みを発生させるための目標のバイト数に設定される。 ポインタとの連結によって指定された適切なメモリ位置 に直接向う。指標ポインタは、1バイト(8ピット)、 半ワード (16ビット) 及びワード・アクセスで適切に 増分される。FIFOがアダプタ・バス202からアク セスされると、使用中カウント・レジスタの内容が、加 算レジスタ224及び減算レジスタ226によってグラ フィックス・プロセサのマイクロコードで更新される。 【0041】FIFOへのDMAの書込み中、全てのF IFOの割込みは中断される。データの書込みの制御、 すなわち調整が、パス・インタフェース109への付加 20 制御信号(図5のライン286)によって行なわれる。 一時的にDMAを中断させるために高スレッショルド状 態信号が、パス・インタフェース109にゲートされ る。次にデータが、通常の方法でグラフィックス・アダ プタ110によってFIFOから移動させられる。FI FOから低スレッショルド状態が変化するほどの十分な データが移動させられると、DMAは再始動する。この ように、DMAがFIFOを読出し中は、全てのFIF 〇の割込みは再び中断させられる。データの読出しの制 同じ制御信号によって行なわれる。一時的にDMAを中 断するために低スレッショルド状態信号がパス・インタ フェース109にゲートされる。次にデータが通常の方 法でアダプタ・バス202からFIFOに供給される。 FIFOに対して高スレッショルド状態が変化するほど の十分なデータが加えられると、DMAは再始動する。 この調整機能によって、このようにF1FOへのDMA アクセスが、ソフトウェアの介入なしでどちらの方向に も行なうことができる。

クス・アダプタ110 (特にグラフィックス・アダプタ バス202へ)へのデータ転送において、この転送に 使用されるFIFOは、対応するFIFO制御レジスタ 222への書込み、外向きデータ転送を示す転送方向ビ ットの0の設定、及び指標ポインタ・レジスタ210と 使用中カウント・レジスタ212の内容のクリアによっ て初期化される。前述のように、指標ポインタ・レジス タ210内の指標ポインタは、グローバル・ポインタ・ レジスタ208内のグローバル・メモリ・ポインタと連 結し、FIFOへの次の書込みのためのグローバル・メ50ト・レジスタ212の内容の値を引くことによって知る

16 モリ206内の位置を示す。又、前述のように、使用中 カウント・レジスタ212は、FIFOから読出しされ るパイト数を示す。使用中カウントの00000hは、 FIFOが空であることを示し、一方、使用中カウント の10000hは、FIFOがデータで満たされている ことを示す。該当するFIFOの低スレッショルド・レ ジスタ216は、低スレッショルド割込みを発生させる ための目標のパイト数に設定され、一方、対応する高ス レッショルド・レジスタ214は、高スレッショルド割 ワークステーション116は、選択されたFIFOにF IFOの有効範囲内でデータを書込む。該当するFIF 〇への各書込みが行なわれると、指標ポインタ・レジス タ210と使用中カウント・レジスタ212の両方は適 正に増分される。グラフィックス・アダプタ・バス20 2 (特に、バス202に結合されたグラフィックス・プ ロセサ204) はFIFOのデータを自らの読出し/書 込みポインタを用いてグローバル・メモリ206から直 接、読出しする。この読出し/書込みポインタは、グラ フィックス・プロセサ204に係わるローカル・メモリ (個々には図示されていない)の内容、又は該当するF IFOの指標ポインタ・レジスタ210と使用中カウン ト・レジスタ212の内容からの計算値のいずれかであ る。グラフィックス・アダプタ・バス202に接続する グラフィックス・プロセサ204は、次に、該当するF 1FOの使用中カウント・レジスタ212を、減算レジ スタ226に書込みすることによって更新し、読出され るパイト数を示す。

【0043】上記とは逆方向である、グラフィックス・ **御、すなわち調整は、バス・インタフェース109への 30 アダプタ・バス202からI/〇パス108経**由でワー クステーション116へのデータ転送において、選択さ れたFIFOは、対応するFIFO制御レジスタ222 に最初に書込みすることによって初期化され、内向きデ ータ転送方向を示すために転送方向ピットを1にセット し、対応する指標ポインタ・レジスタ210と使用中カ ウント・レジスタ212をクリアする。この両レジスタ 210、212がクリアされると、使用中カウント・レ ジスタ212は、対応する加算レジスタ221に値61 Kをロードすることによって64Kがロードされる。指 【0042】ワークステーション116からグラフィッ 40 標ポインタ・レジスタ210内の指標ポインタとFIF 〇のグローバル・ポインタ・レジスタ208内のグロー パル・メモリ・ポインタが連結され、ワークステーショ ン116によるFIFOの次の読出しのグローバル・メ モリ206内の位置を示す。外向き転送モードとは逆の 内向き転送モードでは、使用中カウント・レジスタ21 2の使用中カウント10000hはFIFOの空状態を 示し、使用中カウント00000hはデータで満たされ たFIFOの状態を示す。FIFOの残りの読出される パイト数は、64K(10000h)から使用中カウン

ことができる。選択されたFIFOの低スレッショルド ・レジスタ216は、10000h (64K) から低ス レッショルド割込みを発生させるための目標のパイト数 を引いた値に設定され、一方、高スレッショルド・レジ スタ214は、10000h (64K) から高スレッシ ョルド割込みを発生させるための目標のバイト数を引い た値に設定される。グラフィックス・アダプタ・バス2 02に接続されたグラフィックス・プロセサ204は、 FIFOのデータを前述と同一の読出し/書込みポイン タを用いてグローバル・メモリ206に直接、書込む。 この読出し/書込みポインタは、グラフィックス・プロ セサ204に係わるローカル・メモリ(個々に図示され ていない) の内容か、指標ポインタ・レジスタ210と 使用中カウント・レジスタ212の内容の計算値の何れ かである。次に、グラフィックス・プロセサ204は、 再び減算レジスタ226への書込みにより使用中カウン ト・レジスタ212の内容を更新し、今度は書込まれる バイト数を表す。ワークステーション116は、該当す るFIFOからFIFOの有効範囲内のデータを読出 す。該当するFIFOから各読出しが行なわれると、該 20 当するFIFOの指標ポインタ・レジスタ210と使用 中カウント・レジスタ212の両方の内容が自動的に増 分される。

【0044】外向き及び内向きの両モードのデータ転送 において、低スレッショルド・レジスタ216と高スレ ッショルド・レジスタ214の内容は、同じFIFOの 使用中カウント・レジスタ212の内容と連続して比較 され、該当するFIFOに割当てられた状態レジスタ2 32の内容は、FIFOのアドレス範囲内、又はレジス 26の何れかにアクセス後、更新される。

【0045】システム100では、各FIF〇へのアク セスのソフトウェアのオーバーヘッドは、高スレッショ ルドと低スレッショルドの割込みを使用することにより 最小となる。これらの割込みによりワークステーション ・プロセサ102で実行する処理が、該当するFIFO に十分な空きがあるかどうか、グラフィックス・アダプ タ110への問合わせを必要とせずにFIFOへのデー タの書込みができる。データがワークステーション11 と、FIFOはデータで満たされる。データがグラフィ ックス・アダプタ110によって処理されるとFIFO は、使用中カウントが示す値によって空にさせられる。 FIFOのデータ量が高スレッショルドを越えると、高 スレッショルド割込みが発生する。同様に、FIFOの データ量が低スレッショルドを下回ると、低スレッショ ルド割込みが発生する。これらの割込みは、ワークステ ーション・プロセサ102で実行する割込みハンドラと 呼ばれる独立した処理によって扱われ、割込みハンドラ

18

発生すると呼出される。スレッショルド値と割込み許可 を正しく保持することによって、割込みハンドラは、ア プリケーションがFIFOの状態に関与することなし に、アプリケーションのFIFOへの書込みを停止させ たり、開始させることができる。これらの制御によって アプリケーションはデータをFIFOに容易に転送する ことができ、しかも、FIFOに空きが無くなったい場 合は自動的に実行を停止する。これにより他のタスクが システム内で実行できる。アプリケーションはFIFO 10 に空きができると自動的に再び実行を再開する。

【0046】ワークステーション・プロセサ102で実 行するアプリケーションが、FIFOの何れかに書込み する場合、アプリケーションはシステム・コールで、自 ら割込みハンドラに登録する。このことは割込みハンド ラが、どの処理を開始させるか、停止させるか、認知す ることになり、FIFOを使用中のアプリケーション が、そのF1FOの使用完了まで、他のアプリケション のそのFIFOの使用を停止させる。アプリケーション は、割込みハンドラに登録すれば、FIFOへのアクセ スが自由となる。

【0047】高スレッショルド及び低スレッショルドの 割込みが発生する場合には、FIFO(250~25 6) のデータがスレッショルドの位置を一時的に越えた りする変動のために、割込みが欠継ぎ早に発生するのを 防止する注意が必要である。又、停止させられている何 れのアプリケーションが再始動するのを防止する注意が 必要である。これらの問題はハードウェアと割込みハン ドラの協調によって解決できる。

【0048】初期段階ではFIFOは、高スレッショル タ212、214、216、222、224、或いは2 30 ド割込み許可、及び低スレッショルド割込み禁止に設定 されている。データがワークステーション116からF IFOに書込まれると、前述したハードウェアが、デー 夕をグローバル・メモリ206に移動させ、対応する使 用中カウント・レジスタ212を増分する。グラフィッ クス・プロセサ204(特に、このプロセサで実行して いる処理)がFIFOのデータを検出するとグラフィッ クス・プロセサ204は、データを読出し、減算レジス タ226で使用中カウント・レジスタ212の内容を減 分する。ワークステーション116が、使用中カウント 6からグラフィックス・アダプタ110に書込まれる 40 が高スレッショルドを越えるほどの十分なデータをFI FOに書込むと、高スレッショルド割込みが発生し、同 時に、さらに高スレッショルド割込みが生ずるのを防止 するために高スレッショルドが割込み禁止にされる。こ の時点で、高スレッショルド及び低スレッショルドの両 方は割込み禁止にさせられる。割込みハンドラはここで 割込みを処理し、書込みアプリケーションを調整し、F IFOの高スレッショルド及び低スレッショルドは、シ ステムが連続して稼働するように適切な割込み許可状態 にされる。低割込みスレッショルドを割込み許可に、及 は、割込みがグラフィックス・アダプタ110によって 50 びアプリケーションを停止させることにより、ワークス テーション・プロセサ102で他のタスクの実行が可能 になり、一方で、グラフィックス・アダプタ110は、 FIF〇のデータを処理する。この処理により、低スレ ッショルドよりも低くなるように使用中カウント・レジ スタ212内の使用中カウントを減分すると、低スレッ ショルド割込みが発生し、低スレッショルドは、後の低 スレッショルド割込みの発生を防止するために自動的に 割込み不能にされる。

【0049】前述を要約すると、ワークステーション1 16からグラフィックス・アダプタ110への外向き転 10 送において、使用中カウント・レジスタ212内の使用 中カウントが高スレッショルド・レジスタ214内の高 スレッショルドに到達するか、越える場合、FIFO は、高スレッショルド割込み(割込み許可の場合)を発 生させ、使用中カウントが、低スレッショルド・レジス タ216内の低スレッショルドに到達するか、下回る場 合、FIFOは、低スレッショルド割込み(割込み許可 の場合) を発生させる。ワークステーション・プロセサ 102で実行する割込みハンドラは、書込みアプリケー ションを中断させて高スレッショルド割込みに応じ、高 20 スレッショルド割込み許可レジスタ218に書込みして 高スレッショルド割込みを不能にさせ、及び低スレッシ ョルド割込み許可レジスタ220への書込みによって低 スレッショルド割込みを可能にさせる。割込みハンドラ は、書込みアプリケーションを再開することによって低 スレッショルド割込みに応じ、低スレッショルド割込み 許可レジスタ220への書込みによって低スレッショル ド割込みを不能にさせ、及び高スレッショルド割込み許 可レジスタ218への書込みによって高スレッショルド 割込みを可能にする。

[0050] グラフィックス・アダプタ110からワー クステーション116への内向き転送において、使用中 カウント・レジスタ212内の使用中カウントが高スレ ッショルド・レジスタ214内の高スレッショルドに到 達するか、下回る場合、FIFOは、高スレッショルド 割込み(割込み許可の場合)を発生させ、及び使用中力 ウントが低スレッショルド・レジスタ216内の低スレ ッショルドに到達するか、越える場合、FIFOは低ス レッショルド割込み(割込み許可の場合)を発生させる である)。ワークステーション・プロセサ102で実行 する割込みハンドラは、読出しアプリケーションの中断 によって低スレッショルド割込みに応じ、低スレッショ ルド割込み許可レジスタ220への書込みによって低ス レッショルド割込みを不能にさせ、及び高スレッショル ド割込み許可レジスタ218への書込みによって高スレ ッショルド割込みを可能にする。割込みハンドラは、統 出しアプリケーションを再開することによって高スレッ ショルド割込みに応じ、高スレッショルド割込み許可レ みを不能にし、及び高スレッショルド割込み許可レジス タ220への書込みによって高スレッショルド割込みを 可能にする。

20

【0051】前述の自動化されたスレッショルド割込み 禁止及び、予め設定された割込み許可を使用することに よって、必要なアクセス、及びグラフィックス・アダプ タ110の操作、及び処理する経路長さは、割込み中、 大幅に減少する。さらにアプリケーションの自動開始、 自動停止は、FIFOへのアクセスのソフトウェアのオ ーパーヘッドを最小にし、及びワークステーション・プ ロセサ102の利用を改善する。

【0052】あるグラフィックス・オペレーションで は、データは、グラフィックス・アダプタ110から読 出され、ワークステーション記憶装置104に移動させ られることが要求される。これを解決するにも、グラフ ィックス・アダプタの各FIFOは、前述のように、デ ータをワークステーション116と、グラフィックス・ アダプタ110との間を双方向に、いずれの方向にも移 動することができる。複数のFIFOを備えているので グラフィカル・データから分離してグラフィカル命令を 取り扱うことができる。データから命令を分離するこの 方法は、2つのグラフィックス・プロセサ204を並行 に働かせることができる。このように1つのプロセサ が、FIFOのデータから特定の命令のグラフィカル・ データを処理しながら、もう一方のプロセサが、FIF 〇の次の命令で働くことができる。グラフィカル・デー タが、ワークステーション116からグラフィックス・ アダプタ110に書込まれると、各FIFOは、前述の ように先行するパラグラフでオペレートする。しかしな 30 がら、データのグラフィックス・アダプタ110からの 読出しの場合、ワークステーション116とグラフィッ クス・アダプタ110の間においては、データ転送、及 びグラフィックス・アダプタ110への書込みにおける FIFOの通常状態への復帰のためには、再同期化が必 要である。

【0053】ワークステーション・プロセサ102で実 行するアプリケーションが、グラフィカル・オペレーシ ョンを実行する場合は、グラフィックス・アダプタ11 0からのデータの読出しが必要で、適切な命令をFIF (前述のように、内向き転送ではカウントは、逆の意味 40 Oの命令に書込む。アプリケーションは命令がどのよう に処理されたかわからないので、アプリケーションはア ダプタ・デバイス・ドライバ (ワークステーション・プ ロセサ102で同時に実行する処理)を呼出し、あるア プリケーションが高スレッショルド割込みで停止させら れるのと同様な方法で、アプリケーションは停止させら れることを要求する。"読出し"命令がグラフィックス ・アダプタ110によっ処理されると、グラフィックス ・プロセサ204で実行する処理は、データをFIFO に入れ、FIFOの使用中カウントを最大値にセット ジスタ218への書込みによって高スレッショルド割込 50 し、高スレッショルド割込みを発生させる。しかしなが

ら、元のアプリケーションは既に休止しており、割込み ハンドラは単にスレッショルドの割込み許可を変更する だけで、低スレッショルドの割込みが可能となる。グラ フィックス・アダプタ110が、データをFIFOに移 動させると、使用中カウントは減分する。一方、これに より、カウントの実際の意味が逆転するので、現存の制 御と割込み論理が働かされ、最大スループットと最小オ ーパーヘッドが実現する。

[0054] 使用中カウントが低スレッショルドを下回 ると、低スレッショルド割込みが発生する。この特定の 10 オペレーション・モードにおいては、FIFOのデータ 制御レジスタ222の転送方向ビットは0を維持するの で、転送方向が内向きであっても低スレッショルドは通 常通り有効である。書込みオペレーション中の低スレッ ショルド割込みの場合、割込みハンドラは、停止中のア プリケーションを再開させ、高スレッショルド割込みを 可能にし、ワークステーション・プロセサ102とグラ フィックス・プロセサ204を並列に働かせることがで **きる。ワークステーション116がFIFOからデータ** を増分する。グラフィックス・アダプタ110が、デー タをFIFOに移動させると、使用中カウントは減分す る。グラフィックス・アダプタ110が、FIFOをデ ータで満たすと、データの移動を停止させ、次の空きを 待つ。アプリケーションが、使用中カウントが高スレッ ショルドを越えるまでの十分なデータを読出すと、割込 みハンドラがアプリケーションを停止させ、低スレッシ ョルド割込みを可能にし、データが使用可能になるまで 他のタスクを実行するようにする。グラフィックス・ア 読出し終了"の割込みが発生する。次の2つの条件下 で、この割込みが発生する。1つはアプリケーションが 停止状態で、再開するために低スレッショルド割込みを 待つ状態。もう1つはアプリケーションが実行中で、停 止するために又はデータの読出し完了のために、高スレ ッショルド割込みを待つ状態である。

【0055】アプリケーションが停止させられると、 "データ読出し終了"の割込みが、割込みハンドラにア プリケーションの再始動を実行させる。FIFOのスレ ッショルドは、低スレッショルド割込み可能のままであ 40 る。次に、アプリケーションは全てのデータが読出され るまで実行する。これは、使用中カウントが最大値を維 持しているからである。FIFOを通常の"データ書込 み"状態にするためにアプリケーションは使用中カウン トを最小値にセットする。このため、低スレッショルド 割込みが発生することになる。全ての低スレッショルド 割込み状態において、割込みハンドラは高スレッショル ド割込みを可能にするが、しかし、アプリケーションが 既に実行中なのでアプリケーションが開始することはな

22

"データ書込み"の状態となる。

【0056】アプリケーションが"データ競出し終了" 割込みの時点で実行中であった場合、割込みハンドラ は、高スレッショルド割込みを不能にさせ、低スレッシ ョルド割込みを可能にして、復帰する。アプリケーショ ンが休止状態で、"データ読出し終了"割込みによって 再始動の場合も、同様にオペレーションは処理を続行す

【0057】複数のアプリケーション間のグラフィック ス・アダプタ110の共用使用を管理する場合、ワーク ステーション・プロセサ102で実行するワークステー ション116のオペレーティング・システムは、アダプ タをアクセスしなければならない。前述のように、各々 のFIFOは、高スレッショルド割込み、及び低スレッ ショルド割込みによってアプリケーションを制御する。 グラフィックス・アダプタ110が1つの処理から他の 処理に移行しても、アダプタの現在の状態は退避され、 他の処理で状態が変更しても最後に実行された状態を保 つ。ハードウェッ方式によるFIFOの制御を使用する を読出すと、FIFOハードウェアは、使用中カウント 20 ことによって、オペレーティング・システムは、スレッ ショルド割込みをターン・オフさせることができ、アプ リケーションは無音で、FIFOをアクセスすることが できる。オペレーティング・システムが必要なのは、F IFOに十分な空きがあることを確認するために、使用 中カウント・レジスタ212内の使用中カウントをポー リングするだけである。オペレーティング・システムが グラフィックス・アダプタ110へのアクセスを完了す ると、スレッショルド割込みが再び可能となり、アブリ ケーションの実行が許される。同時にスレッショルド割 ダブタ110がオペレーションを完了すると、"データ 30 込みは、グラフィックス・アダブタ110をアクセスす るアプリケーションを制御するのに使用される、すなわ ち、アプリケーションが目標のFIFOを知らなくて も、ハードウェア方式のポインタとカウンタがオペレー ティング・システムにFIFOをアクセスさせる。

[0058]

【発明の効果】本発明は、双方向にデータを転送でき、 ワークステーション・プロセサで同時に実行する複数の 処理を解決できるFIFOパッファを提供することがで きる。

#### 【図面の簡単な説明】

【図1】本発明に使用したFIFOパッファを有するコ ンピュータ・システムの概略図である。

【図2】他のユニットに接続される本発明のFIFOイ ンタフェースの概略図である。

【図3】図2に示すFIFOインタフェースの内部構造 の概略図である。


【図4】 F1FOのポインタが、どのように図3のF1 FOインタフェースのグローバル・メモリ内の位置を指 すかの例示図である。

い。ここでグラフィックス・アダプタ110は、通常の 50 【図5】図3に示すFIFOインタフェースの複数のF


IFOの1つに係わる素子の概略図である。 【図6】図5に示すFIFOの様々なデータ転送モード タの機能を例示する図である。

における、使用中カウンタ及びスレッショルドのレジス


【凶1】




[図2]




[図3]






【図5】



【図6】

## **ワークステーションからアダプタへ**



### フロントページの続き

(72)発明者 ボール・ジヨゼフ・ミロツト アメリカ合衆国ニユーヨーク州、ソガテイ ーズ、ジヨゼフ・ボウルバード 3033番地

(72)発明者 マーク・セグレ アメリカ合衆国二ユーヨーク州、ラインベ ツク、カリナ・ドライブ 15番地 (72)発明者 ジエフリー・スコット・スペンサー アメリカ合衆国ニューヨーク州、レイク・ カトリーヌ、カーウイン・プレイス 13番

(72)発明者 レスリー・ロバート・ウイルソン アメリカ合衆国ニユーヨーク州、クリント ン・コーナーズ、ヒツコリー・ヒル・ロー ド 314番地